FPGA 的重要信号:时钟有哪些作用?

2019-09-23 17:08:20 来源: 电子发烧友网
标签:

时钟是FPGA设计中最重要的信号,FPGA系统内大部分器件的动作都是在时钟的上升沿或者下降沿进行。无论是在输入,输出或是寄存器与寄存器之间,只要设计到时钟上升沿或者下降沿的采样,就会提到建立时间(setup time) 和保持时间(hold TIme) 。


建立时间(Tsu:set up TIme)是指在时钟沿到来之前数据从不稳定到稳定所需的时间,如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器;保持时间(Th:hold TIme)是指数据稳定后保持的时间,如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。建立时间和保持时间这两个指标说明器件本身不是理想的(有时延等),正是这个不理想的特性,限制了FPGA的时钟工作频率。

首先我们都知道setup TIme 和holdup time是由器件决定的,并不是说可以随着你FPGA设计的改变而改变。那么FPGA时钟频率是怎么计算的呢,在不考虑时钟延时抖动等条件下,一个信号从触发器的D端到Q端的延时假设是Tcd,从Q端出来之后会经过组合电路延时,这里注意即使没有组合电路,就单单经过导线也是有延时的,这个延时称作Tdelay,经过这个延时之后,信号将要去下一个触发器,而且必须要满足触发器的建立时间tsetup,不然时钟无法采样到稳定的数据。所以这三个时间加起来应该比时钟周期要小,否则数据无法打入下一个触发器,那就会进入亚稳态。

至于FPGA时钟频率与holdup time的关系,具体做设计的时候还是需要满足Tcd+Tdelay+TsetupTholdup,也就是说Tholdup 决定了最短路径的下限,也就是说组合逻辑是不能太大也不能太小的。这就是hold time 能起作用的地方吧。其实一般都能满足保持时间,一般只要考虑都是要满足建立时间。

建立时间与保持时间的简单示意图如下图1所示,在图1中我们看到clk_r3的前后各有一条虚线,前一条虚线(最左边的虚线,左边代表出现时间早,与modelsim仿真时信号依次从左往右出现)到clk_r3上升沿的这段时间即为建立时间,clk_r3上升沿到后一条虚线(最右边的虚线)的这段时间即为保持时间。前面对建立时间和保持时间下定义时提到过,在这段时间内不能够有数据的变化,数据必须保持稳定。而在这个波形中,也确实没有看到在建立时间和保持时间内,reg3in的数据有任何的变化,因此我们可以稳定的将reg3in的数据锁存到reg3的输出reg3out中。

如下图2所示的波形,同样的一些信号,但我们发现reg3in在clk_r3的建立时间内发生了变化,这带来的后果就是clk_r3上升沿锁存到的reg3in数据不确定,那么随后的reg3out值也会处于一个不确定状态。比如第一个时钟周期,原本reg3in应该是稳定的低电平,但是由于整个路径上的延时时间(Tcd+Tdelay)过长,导致了reg3in在clk_r3的建立时间内数据还未能稳定下来,在建立时间内信号出现了电平从高到低的变化,即不稳定的状态,那么导致的后果就是reg3out的最终输出不是确定的状态,很可能是忽高忽低的亚稳态,而不是原本期望的低电平。

关注beplay手机登录微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读

继续阅读
高云beplayapp将参加MIPI 开发者大会

中国香港,2019年9月30日,全球增长最快的FPGA企业——广东高云beplayapp科技股份有限公司(以下简称"高云beplayapp")将参加于10月18日在台北君悦酒店举办的MIPI开发者大会。

莱迪思推出CrossLinkPlus™ FPGA,如何加速嵌入式视觉应用?
莱迪思推出CrossLinkPlus™ FPGA,如何加速嵌入式视觉应用?

莱迪思beplayapp于2019年9月30日发布新品,推出CrossLinkPlus™ FPGA系列产品,适用于采用MIPI D-PHY的嵌入式视觉系统。

阿里平头哥会和AMD一样成为令英特尔头痛的存在吗?
阿里平头哥会和AMD一样成为令英特尔头痛的存在吗?

beplay手机登录9月29日讯,阿里巴巴通常被认为是中国最大的电子商务和云平台运营商。但是去年9月,这家科技巨头与一家名为平头哥的新子公司正式进入了芯片制造市场。

Achronix加入台积电(TSMC)beplayapp知识产权(IP)联盟计划

2019年9月25日—基于现场可编程门阵列(FPGA)的硬件加速器件和高性能嵌入式FPGA(eFPGA)beplayapp知识产权(IP)领导性企业Achronixbeplayapp公司(Achronix Semiconductor Corporation)已加入台积电IP联盟计划,该计划是台积电开放创新平台(OIP)的关键组成部分。

ASIC来势汹汹,FPGA巨头赛灵思和英特尔如何应对?
ASIC来势汹汹,FPGA巨头赛灵思和英特尔如何应对?

beplay手机登录9月27日讯,ASIC正在慢慢崛起,正在威胁FPGA的地位,赛灵思和英特尔则采取了不同的策略应对。

更多资讯
在大规模通信项目的规划部署阶段,PIM 充当的角色为何如此重要?
在大规模通信项目的规划部署阶段,PIM 充当的角色为何如此重要?

PIM,也称为" 无源互调"'表示当两个或多个信号通过具有非线性特性的无源器件时产生的互调产物。PIM可能由幅度调制,RF设备损坏,金属干扰或不干净,射频连接器松动,电缆或劣质天线引起。

在瞬息万变的世界里,让您的创新更快推向市场

在 Xilinx,我们深深明白,开发人员所面临的最大挑战,是如何事半功倍并随时紧跟新技术发展的步伐。*欢迎参加 2019 赛灵思开发者大会(XDF 2019),结识来自全球的专家们,并将您的创意加速变成现实。多达 75 场独一无二的深度研讨会,20 多个小时的现场动手开发实验项目,等待您的参与!

FPGA 的重要信号:时钟有哪些作用?
FPGA 的重要信号:时钟有哪些作用?

时钟是FPGA设计中最重要的信号,FPGA系统内大部分器件的动作都是在时钟的上升沿或者下降沿进行。无论是在输入,输出或是寄存器与寄存器之间,只要设计到时钟上升沿或者下降沿的采样,就会提到建立时间(setup time) 和保持时间(hold TIme) 。

英特尔收购 Barefoot 的背后,一家初创公司都这么牛?
英特尔收购 Barefoot 的背后,一家初创公司都这么牛?

今年6月,英特尔宣布收购一家名为"Barefoot"的公司,旨在帮助英特尔的数据中心部门"更好的应对云数据中心客户的不断变化的各类需求"。

基于CPLD的CCD驱动模块设计
基于CPLD的CCD驱动模块设计

线阵CCD一般不能直接在测量装置中使用,因此CCD驱动信号的产生及输出信号的处理是设计高精度、高可靠性和高性价比线阵CCD驱动模块的关键。